Strategies to Reduce Power during VLSI Circuit Testing Subhadip Kundu
Ø 0.0
0 Bewertungen
49,00 €
Titel: Strategies to Reduce Power during VLSI Circuit Testing, Untertitel: Reduction of Dynamic and Leakage Power during Testing of Digital VLSI Circuits, Einband: Taschenbuch, Autor: Subhadip Kundu, Verlag: LAP LAMBERT Academic Publishing, Sprache: Englisch, Seiten: 116, Maße: 220x150x7 mm, Gewicht: 191 g, Verkäufer: buch-mimpf.
Jetzt bei Ebay:
-
Verlag:LAP LAMBERT Academic Publishing
-
Autor:Subhadip Kundu
-
Seiten:116
-
Gewicht:191
-
Einband:Taschenbuch
-
Format:220x150x7 mm
-
Sprache:Englisch
-
Marke:LAP LAMBERT Academic Publishing
-
Fachbereich:Hardcover/Naturwissenschaften, Medizin, Informatik, Technik/Te...
-
Publikationstitel:Strategies to Reduce Power during VLSI Circuit Testing
-
Erscheinungsjahr:20120925
-
Produktart:Bücher
-
Buchtitel:Strategies to Reduce Power during VLSI Circuit Testing
-
Untertitel:Reduction of Dynamic and Leakage Power during Testing of Digit...
-
Film-/Fernseh-Titel:Keine Angabe
-
Publikationsname:Strategies to Reduce Power during VLSI Circuit Testing
-
Musiktitel:Keine Angabe
-
Interpret:Keine Angabe
-
ISBN:9783659255205
-
Standardversand:DHL Kleinpaket kostenlos - Lieferung zwischen 21. June 2025 und 25. June 2025 (bei heutigem Zahlungseingang)
-
Standardversand:DHL Paket 3,99 EUR - Lieferung zwischen 21. June 2025 und 25. June 2025 (bei heutigem Zahlungseingang)
-
Versand nach:Deutschland
-
Versand ausgeschlossen:Afrika , Asien , Mittelamerika und Karibik , Dänemark , Schweiz , Vatikan , Moldawien , Republik Kroatien , Portugal , Malta , ... und weitere
