Die Inhalte dieser Webseite enthalten Affiliate-Links, für die wir möglicherweise eine Vergütung erhalten.
  • Bild 1

Advanced HDL Synthesis and SOC Prototyping: RTL Design Using Verilog by Vaibbhav

Ø 0.0
0 Bewertungen
158,93 €

By Vaibbhav Taraate. Author Vaibbhav Taraate. This book describes RTL design using Verilog, synthesis and timing closure for System On Chip (SOC) design blocks. Prototyping using modern high density Field Programmable Gate Arrays (FPGAs) is discussed in this book with the practical examples and case studies.

Jetzt bei Ebay: