Die Inhalte dieser Webseite enthalten Affiliate-Links, für die wir möglicherweise eine Vergütung erhalten.

Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs Kr

Ø 0.0

0 Bewertungen

106,99 €

Titel: Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs, Einband: Buch, Autor: Krishnendu Chakrabarty, Verlag: Springer International Publishing, Springer International Publishing, Sprache: Englisch, Seiten: 264, Maße: 241x160x20 mm, Gewicht: 565 g, Verkäufer: buch-mimpf, Schlagworte: 3D Built-in Seft Test 3D IC Test 3D Integrated Circuit Design 3D Memory Test BIST for TSVs Through-Silicon Via.

Jetzt bei Ebay:

Zum Angebot *

Seiten:

264
Gewicht:

565
Einband:

Buch
Marke:

Springer International Publishing, Springer International Publ...
Fachbereich:

Hardcover/Naturwissenschaften, Medizin, Informatik, Technik/Te...
Publikationstitel:

Design-for-Test and Test Optimization Techniques for TSV-based...
Buchtitel:

Design-for-Test and Test Optimization Techniques for TSV-based...
Untertitel:

Keine Angabe
Film-/Fernseh-Titel:

Keine Angabe
Musiktitel:

Keine Angabe
Interpret:

Keine Angabe
Schlagworte:

3D Built-in Seft Test 3D IC Test 3D Integrated Circuit Desig...
ISBN:

9783319023779
Produktart:

Lehrbuch
Format:

Gebundene Ausgabe
Erscheinungsjahr:

2013
Anzahl der Seiten:

264 Seiten
Autor:

Krishnendu Chakrabarty
Verlag:

Springer International Publishing
Publikationsname:

Design-For-Test And Test Optimization Techniques For Tsv-Based 3d Stacked Ics
Sprache:

Englisch

Standardversand:

DHL Kleinpaket kostenlos - Lieferung zwischen 22. July 2025 und 29. July 2025 (bei heutigem Zahlungseingang)
Standardversand:

DHL Paket 3,99 EUR - Lieferung zwischen 22. July 2025 und 29. July 2025 (bei heutigem Zahlungseingang)
Versand nach:

Deutschland
Versand ausgeschlossen:

Afrika , Asien , Mittelamerika und Karibik , Dänemark , Schweiz , Vatikan , Moldawien , Republik Kroatien , Portugal , Malta , ... und weitere