Die Inhalte dieser Webseite enthalten Affiliate-Links, für die wir möglicherweise eine Vergütung erhalten.

Subhadip Kundu (u. a.) | Strategies to Reduce Power during VLSI Circuit Testing

Ø 0.0

0 Bewertungen

42,95 €

Titel: Strategies to Reduce Power during VLSI Circuit Testing | Zusatz: Reduction of Dynamic and Leakage Power during Testing of Digital VLSI Circuits | Medium: Taschenbuch | Autor: Subhadip Kundu (u. a.) | Einband: Kartoniert / Broschiert | Inhalt: 116 S. | Ausstattung / Beilage: Paperback | Sprache: Englisch | Seiten: 116 | Maße: 220 x 150 x 7 mm | Erschienen: 25.09.2012 | Anbieter: Faboplay.

Jetzt bei Ebay:

Publikationsname:

Strategies to Reduce Power during VLSI Circuit Testing
Autor:

Subhadip Kundu
Produktart:

Mathematik
Erscheinungsjahr:

2012
Sprache:

Englisch
Anzahl der Seiten:

116
Marke:

LAP LAMBERT Academic Publishing
Hersteller:

LAP LAMBERT Academic Publishing
Verlag:

LAP LAMBERT Academic Publishing
Format:

Taschenbuch
Genre:

Mathematik, Naturwissenschaften, Technik, Medizin
Titelzusatz:

Reduction of Dynamic and Leakage Power during Testing of Digital
Schlagworte:

Elektronik, Elektrotechnik, Nachrichtentechnik, Technik
Herstellungsland und -region:

Deutschland
ISBN:

3659255203

Standardversand:

DHL Paket 2,95 EUR - Lieferung zwischen 15. July 2025 und 17. July 2025 (bei heutigem Zahlungseingang)
Versand nach:

Deutschland
Versand ausgeschlossen:

Afrika , Asien , Mittelamerika und Karibik , Dänemark , Schweiz , Vatikan , Moldawien , Republik Kroatien , Portugal , Malta , ... und weitere